


絶縁型A/D変換モジュール

# ADI12-8CL(98)



ADI12-8CL(98)に入力できるアナログ信号は8チャンネルです。各チャンネルの入力段にMOS FETリレーを使用しており、信号源と本ボードを装着するコンピュータ側は完全に絶縁されます。また、各チャンネルどうしも絶縁されています。さらにソフトウェアおよびフォトカプラで絶縁された外部トリガ入力信号による測定が可能です。

## 特長

- 入力段にアイソレーションアンプを使用しており、同相ノイズ除去特性に優れている。
- 絶縁型であるためグラドループおよび信号源グランド接続が不要。
- 電圧入力または電流入力をチャンネルごとにジャンパにて選択可能。
- 割込みはトリガ入力時またはA/D変換終了時のいずれかを選択可能。
- I/Oアドレスは、16ビットフルデコード。


## 仕様

- 入力仕様 : 電圧入力 (絶縁入力)  
0V~+5V  
1V~+5V  
電流入力  
0mA~20mA  
4mA~20mA
- 入力信号の点数 : 8チャンネル
- 分解能 : 12ビット
- 変換方式 : 逐次比較型 (HADC674ZBCJ相当)
- 変換速度 : 1280  $\mu$ sec/チャンネル
- 変換精度 : リニアリティエラー  $\pm 3$ LSB以内
- 入力インピーダンス : 電圧入力時 1M $\Omega$ 以上  
電流入力時 250 $\Omega$
- 外部トリガ : TTLレベル1点 (フォトカプラで絶縁)
- 割込み : A/D変換終了時または外部トリガ
- I/Oアドレス : 8ビット $\times$ 2ポート占有
- 消費電流 : DC5V、600mA (アナログ電源内蔵)
- 使用条件 : 0~50 $^{\circ}$ C、20~90%RH、結露なし

## 機能


ADI12-8CL(98)は、選択したチャンネルのアナログ入力信号を、変換スタート指示を受けてA/D変換します。変換されたデータはラッチに記憶され、本ボードを装着したコンピュータから読出すことができます。A/D変換終了時には、A/D変換終了信号が出力されますので、この信号を割込み要求信号として使用できます。コンピュータからの本ボードに対するアクセスは、任意に設定できる2つのI/Oポートを介して行います。コンピュータからこれらの出力ポートにコマンドを書込むことによって、変換開始、トリガ選択の設定を行うことができます。また、これらの入力ポートを読出すことによって、変換状態や変換データ等を得ることができます。

回路ブロック図



I/Oアドレスの設定

AD112-8CL(98)のI/Oアドレスは、コンピュータ側未使用I/Oアドレスに合わせて、ディップスイッチ(SW1とSW2)によって任意に設定することができます。本ボードで使用されるI/Oポートは2つあり、それぞれのアドレスは連続しています。したがって、ディップスイッチでI/Oポート群の先頭アドレスを設定することにより、それ以降の連続した2つのアドレスが決定されます。先頭アドレスは、0をベースに占有ポート数 $2^n$ の倍数を設定してください。下の図は、先頭アドレスを01D0Hに設定した例で、01D0H及び01D1Hの2ポートが占有されます。





\*印は常に“OFF”に設定して下さい。

# アナログ入出力

## 入力方式と変換レンジの選択

ADI12-8CL(98)には、ボード上に変換レンジと電圧入力/電流入力の選択ジャンパが用意されています。




は出荷時の設定を示します。

## 割込み信号の設定


ADI12-8CL(98)では、A/D変換終了時に出力されるA/D変換終了信号および外部トリガ入力信号を割込み要求信号として使用することができます。この信号により割込み信号が出力されますので、コンピュータの割込み機能を利用することができます。割込みを使用するときは、以下に示すジャンパ(JP1)でコンピュータ本体および他のインターフェイスで使用していないレベルに設定してください。また、JP2で割込み要因を変換終了時または外部トリガ入力時のどちらかに設定できます。

・割込みレベルの設定(JP1)



上の図は、割込みレベルINT0に接続する場合のジャンパの状態を示します。出荷時は、7-(未接続)に設定されています。

・割込み要因の設定(JP2)



**I/Oポートのビットアサイン**

コンピュータからのADI12-8CL(98)に対するアクセスは、2つのI/Oポートを介して行います。本ボードで使用されるI/Oポートのビット定義は以下の通りです。

**出力ポート**

	D7	D6	D5	D4	D3	D2	D1	D0
先頭7ビット	変換スタート	未使用			チャンネルデータ			
					C2	C1	C0	
1ビット	オールリセット	未使用						トリガステータスリセット

- チャンネルデータ (C2~C0) : チャンネル選択ビット。(0~8)
- 変換スタート : ソフトウェアによる変換スタートビット。(1:変換スタート)
- トリガステータスリセット : トリガ入力ステータスおよびトリガオーバーランステータスのリセットビット。(1:リセット)
- オールリセット : ハードウェアリセットビット。(1:リセット)  
本ボードは電源投入時の初期状態にリセットされます。

**入力ポート**

	D7	D6	D5	D4	D3	D2	D1	D0
先頭7ビット	A/D変換データ							
	D7	D6	D5	D4	D3	D2	D1	D0
1ビット	変換中	変換終了	トリガオールラン	トリガ入力	A/D変換データ			
					D11	D10	D9	D8

- A/D変換データ (D11~D0) :  $2^{11}$ ~ $2^0$ の重みを持つ変換データ。この変換された入力データと入力電圧および入力電流の関係は次の通りです。なお、計算時には、式中のデジタル値を10進数に直してから結果を求めてください。

- 電圧入力設定時 (0~5V)

$$\text{Volt} = \frac{\text{デジタル値}}{4096} \times 5 \quad \left( \begin{array}{l} 5\text{V} \quad \text{FFFH} \\ 0\text{V} \quad \quad 000\text{H} \end{array} \right)$$

- 電圧入力設定時 (1~5V)

$$\text{Volt} = \frac{\text{デジタル値}}{4096} \times 4 + 1 \quad \left( \begin{array}{l} 5\text{V} \quad \text{FFFH} \\ 1\text{V} \quad \quad 000\text{H} \end{array} \right)$$

- 電流入力設定時 (0~20mA)

$$\text{Amp1} = \frac{\text{デジタル値}}{4096} \times 20 \quad \left( \begin{array}{l} 20\text{mA} \quad \text{FFFH} \\ 0\text{mA} \quad \quad 000\text{H} \end{array} \right)$$

- 電流入力設定時 (4~20mA)

$$\text{Amp1} = \frac{\text{デジタル値}}{4096} \times 16 + 4 \quad \left( \begin{array}{l} 20\text{mA} \quad \text{FFFH} \\ 4\text{mA} \quad \quad 000\text{H} \end{array} \right)$$

計算例 +5ボルトレンジで読込んだデジタル値が1229(4CDH)の時には、次式より電圧値が約1.5Vになります。


$$\text{Volt} = \frac{1229}{4096} \times 5 \approx 1.5 \quad [\text{Volt}]$$

- トリガ入力 : 外部トリガ入力確認ビット。(1:外部トリガ入力)  
トリガ入力ステータスリセットまたはオールリセット出力にてリセット。
- トリガオーバーラン : トリガ入力ステータスがすでに1になっているときに次のトリガ入力を検出すると1になります。  
トリガステータスリセットまたはオールリセット出力にてリセット。
- 変換終了 : A/D変換終了状態を表し、次のデータが読み込み可能であることを示すビット。(1:変換終了)
- 変換中 : A/D変換中表示ビット。(1:A/D変換中)

# アナログ入出力

## 外部インターフェイス

AD112-8CL(98)の外部インターフェイスコネクタには、アナログ入力用ピンのほかに外部トリガ信号入力用ピンが用意されています。接続できるアナログ入力点数は8点です。




外部接続コネクタ信号配置

外部トリガ	1	19	デジタルグラウンド
IN7B	2	20	未使用
IN7A	3	21	//
IN6B	4	22	//
IN6A	5	23	//
IN5B	6	24	//
IN5A	7	25	//
IN4B	8	26	//
IN4A	9	27	//
未使用	10	28	//
IN3B	11	29	//
IN3A	12	30	//
IN2B	13	31	//
IN2A	14	32	//
IN1B	15	33	//
IN1A	16	34	//
IN0B	17	35	//
IN0A	18	36	未使用

## 外部入力回路

AD112-8CL(98)における外部インターフェイス部の入力回路は下図の通りです。

アナログ入力部には保護回路が設けてありますが、アナロググラウンドを基準にして+5Vを超えない範囲で使用してください。また、外部トリガ入力部は内部でプルアップされていますので、外部トリガラインではプルアップの必要はありません。このトリガ入力、TTLレベルで"High"から"Low"への立下りエッジによりトリガ入力ステータスがセットされ、割込み入力が設定されているときは、指定されたレベルに割込みが発生します。




上図の250Ωの抵抗は、電流入力時に用いる抵抗です。この抵抗に電流を流したときの抵抗の両端の電圧を入力し、A/Dを変換します。

## アナログ入力の接続方法

本ボードとアナログ信号源が近い場合には、付属ケーブルで直接接続できます。また、ノイズの多い環境や信号源との距離が長い場合などには、シールド線を用いるようにしてください。接続方法を以下に示します。

- ・ 付属ケーブルを使用した接続



- ・ シールド線を使用した接続

