


非絶縁型高性能アナログ入力ボード AD12-16(PC)EH

このボードは、PC/ATおよびその互換機用の高性能アナログ入力ボードです。アナログ信号をデジタル信号に変換するアナログ入力機能をはじめ、デジタル信号をアナログ信号に変換するアナログ出力機能、TTLレベルのデジタル入出力機能、さらにカウンタ機能を備えています。

* AD12-16(PC)EHは、当社製AD12-16(PC)Eの後継機で完全互換品AD12-16(PC)Eと同等に扱うことができます。

特長

- ・シングルエンド16チャンネル、差動8チャンネル(アナログ入力機能)
ボード上のジャンパでシングルエンド入力と差動入力の選択が可能です。変換するチャンネルの順番は専用レジスタにあらかじめ任意に設定することができます。また、別売のアクセサリを使用することにより、入力チャンネル数を最大32チャンネルまで増設したり、同時サンプリング機能や絶縁入力機能などを実現できます。
- ・大容量バッファメモリの搭載(アナログ入力機能)
ボード上にFIFOまたはリング形式で使用できる256Kデータ分のバッファメモリを搭載しています。パソコンの処理能力に依存しないバックグラウンド処理としてのサンプリングが可能です。
- ・多彩なサンプリング制御機能(アナログ入力機能)
サンプリングのスタート/ストップは、ソフトウェアのコマンドだけでなく、アナログ信号の大きさやTTLレベルの外部信号を検出して制御できます。また、サンプリング速度を決定するサンプリングクロックは、ボード上の専用クロックか、外部クロック信号の選択が可能です。
- ・アナログ出力機能
1チャンネルのアナログ出力機能を搭載しています。このボード1枚で、アナログ入力機能とあわせて、データアキュイジションシステムの構築が可能です。
- ・デジタル入出力機能
TTLレベルのデジタル入力4点、デジタル出力4点を備えています。外部機器のモニターや制御もこのボード1枚で簡単に行えます。
- ・カウンタ機能
独立したi8254相当のカウンタを備えています。ソフトウェアコマンドでの操作はもちろん、デジタル入出力機能とあわせて、外部からのカウンタ制御も可能です。
- ・複数要因で発生可能な割り込み機能
サンプリングの終了や、外部信号の変化、さらにエラーの発生などさまざまな割り込み要因を同時に監視することができます。
- ・豊富なオプション機器
さらに機能を拡張するオプション機器が使用できます。オプション機器を使用することで、機能アップや結線が簡単に行えます。



アクセサリ

■アクセサリ(別売)

| | |
|-----------------|----------------|
| 圧着端子用端子台 (M3) | : DTP-3 (PC) |
| 導線用端子台 | : DTP-4 (PC) |
| チャンネル増設ボード | : ATCH-16 (PC) |
| BNCコネクタ中継端子台 | : ATP-16 *1 |
| 圧着端子中継端子台 | : FTP-15 *2 |
| 中継端子台ターミナルユニット | : EPD-37A *1 |
| 中継端子台ターミナルユニット | : EPD-37 *1 |
| 同時サンプリング機能増設ボード | : ATSS-16 *1 |
| 絶縁機能増設ボード | : ATII-8A *1 |
| ローパスフィルタ増設ボード | : ATLF-8 *1 |

*1 オプションケーブルPCB37PまたはPCB37PSが別途必要

*2 オプションケーブルDT/E2とPCB15Pが別途必要

ケーブル・コネクタ

■ケーブル(別売)


| | |
|------------------------------|------------------------------|
| 37ピンD-SUB→37芯フラットケーブル | : PCA37P-* (0.5m, 1.5m) |
| 37ピンD-SUB用両端コネクタ付きフラットケーブル | : PCB37P-* (1.5m, 3m, 5m) |
| 37ピンD-SUB→37芯シールドケーブル | : PCA37PS-*P (0.5m, 1.5m) |
| 37ピンD-SUB→37ピンD-SUB シールドケーブル | : PCB37PS-*P (0.5m, 1.5m) |
| 15ピンD-SUB→15芯フラットケーブル | : PCA15P-* (1.5m, 3m, 5m) *3 |
| 15ピンD-SUB両端コネクタフラットケーブル | : PCB15P-* (1.5m, 3m, 5m) *3 |
| シングルエンド入力(16チャンネル)用同軸ケーブル | : PCC16PS-* (1.5m, 3m) |
| 差動入力(8チャンネル)用2芯シールドケーブル | : PCD8PS-* (1.5m, 3m) |
| 16芯フラットケーブル(1.5m) | : DT/E1 |
| 15ピンD-SUB変換ケーブル | : DT/E2 |

*3 FTP-15使用時のみ必要

仕 様

| | |
|------------|--|
| アナログ入力部 | |
| 入力チャンネル数 | シングルエンド入力16チャンネル または 差動入力8チャンネル(ジャンパ設定) |
| 入力レンジ | 非絶縁バイポーラ $\pm 10V$ または 非絶縁ユニポーラ $0 \sim +10V$ (ジャンパ設定) |
| 最大入力電圧 | $\pm 20V$ |
| 入力ゲイン | $\times 1, \times 2, \times 4, \times 8$ (ソフトウェアで選択) |
| 分解能 | 12bit |
| 変換速度 | 最大 $10 \mu \text{sec/ch}$ |
| 変換精度 | 非直線性誤差(注1) [入力ゲイン $\times 1, \times 2$ のとき] $\pm 2\text{LSB}$ [入力ゲイン $\times 4, \times 8$ のとき] $\pm 4\text{LSB}$ |
| 変換方式 | 逐次比較方式 |
| 入力インピーダンス | 1M 以上 |
| バッファメモリ | 256Kデータ(FIFO方式またはリング バッファ方式のいずれかをソフト ウェアで選択) |
| 変換開始トリガ | ソフトウェア/変換データ比較/TTL レベル外部信号 |
| 変換停止トリガ | 格納終了/変換データ比較/TTLレ ベル外部信号/ソフトウェア |
| DMA転送チャンネル | 1点(ch5, ch6またはch7のいずれか をソフトウェアで選択) |
| アナログ出力部 | |
| 出力チャンネル数 | 1チャンネル |
| 出力レンジ | 非絶縁バイポーラ $\pm 10V, \pm 5V$ または 非絶縁ユニポーラ $0 \sim +10V$ (ジャンパ設定) |
| 最大出力電流 | $\pm 5\text{mA}$ |
| 分解能 | 12bit |
| 変換速度 | 最大 $6 \mu \text{sec}$ |
| 変換精度 | 非直線性誤差: $\pm 1/2\text{LSB}$ (注1) |
| 出力インピーダンス | 1 以下 |
| デジタル入出力部 | |
| 入力点数 | 非絶縁型TTLレベル4点(正論理) (カウンタ制御入力と共有可能) |
| 出力点数 | 非絶縁型TTLレベル4点(正論理) (カウンタ出力と選択可能) |
| カウンタ | |
| カウンタ | 16ビットカウンタ3個(i8254相当品) |
| カウンタクロック | 内部(4MHz)または外部信号 (ジャンパ設定) |

| | |
|----------|---|
| 共通部 | |
| 割り込み | [割り込みレベル] IRQ5, 7, 9, 11, 12, 15のいずれか1点 [割り込みの要因] 16種類 |
| I/Oアドレス | 8ビット $\times 16$ ポート占有 |
| 消費電流(注2) | +5VDC 800mA(Max.) |
| 使用条件 | $0 \sim 50$, $20 \sim 90\%$ |
| 外形寸法(mm) | 163.0(L) \times 122.0(H) |



- 注1) 非直線性誤差は周囲温度が 0 、 50 のとき最大レンジの 0.1% 程度の誤差が生じることがあります。
使用する環境の温度下で校正を行うことにより、誤差は小さくすることができます。
- 注2) コネクタからパソコンの電源(+5V)を外部に供給した場合、消費電流は増加します。

商品構成

- AD12-16(PC)EHボード...1
- 解説書...1
- デモソフトFD(3.5インチ/1.44MB)...1
- 登録カード&保証書...1
- 登録カード返送用封筒...1
- Question用紙...1

サポートソフトウェア

目的、開発環境に合わせて当社製サポートソフトウェアのご使用をおすすめします。

ドライバライブラリ API-PAC(W32) (無償ダウンロード) 当社ハードウェアへのコマンドをWindows標準のWin32API関数(DLL)形式で提供するライブラリソフトウェアです。Visual BasicやVisual C/C++などのWin32API関数をサポートしている各種プログラミング言語で、当社ハードウェアの特色を活かした高速なアプリケーションソフトウェアが作成できます。

また、インストールされた診断プログラムにより、ハードウェアの動作確認にも利用することができます。

最新ドライバおよび差分ファイルのダウンロードサービス (<http://www.contec.co.jp/apipac/>) も行っています。詳細は、添付CD-ROM内のHelpまたは当社ホームページを参照してください。

<動作環境>

主な対応OS Windows XP、2000、NT、Me、98など、

主な対応言語 Visual C/C++、Borland C++、

Visual Basic、Delphi、Builderなど、

その他 ライブラリソフトウェアごとに50MBの空き領域を持つハードディスクが必要

計測システム開発用ActiveXコンポーネント集

ACX-PAC(W32) (別売)

本製品は、200種類以上の当社計測制御用インターフェイスボード(カード)に対応した計測システム開発支援ツールです。計測用途に特化したソフトウェア部品集で画面表示(各種グラフ、スライダ 他)、解析・演算(FFT、フィルタ 他)、ファイル操作(データ保存、読み込み)などのActiveXコンポーネントを満載しています。

アプリケーションプログラムの作成は、ソフトウェア部品を貼り付けて、関連をスクリプトで記述する開発スタイルで、効率よく短期間でできます。また、データロガーや波形解析ツールなどの実例集(アプリケーションプログラム)が収録されていますので、プログラム作成なしでパソコン計測がすぐに始められます。


「実例集」は、ソースコード(Visual Basic 他)付きですので、お客様によるカスタマイズも可能です。

詳細は、当社ホームページ(<http://www.contec.co.jp/acxpac/>)でご確認ください。

機能

アナログ入力機能

アナログ信号を分解能に応じたデジタルデータに変換し、ボード上のメモリに格納します。変換するチャンネルやサンプリング周期、サンプリングの開始と停止の条件など、アナログ入力に必要な条件を設定することができます。設定項目の概要を以下に示します。



入力チャンネル

ひとつのチャンネルだけを交換するシングルチャンネルモードと、複数のチャンネルを交換するマルチチャンネルモードがあります。

・シングルチャンネルモード

1回のサンプリングで、指定したひとつのチャンネルだけを変換します。変換するチャンネルの入力ゲインは、ボード上のレジスタにあらかじめ設定しておくことが可能です。サンプリングクロックの周期で、指定した回数だけ変換を行い、ボード上のメモリに変換データを変換していきいます。

・マルチチャンネルモード

1回のサンプリングで複数のチャンネルを変換します。変換するチャンネルの順番は、あらかじめボード上のレジスタに任意の順序で重複設定することができます。また、チャンネルをスキャンする周期(スキヤングクロック)の設定が可能です。25nsec単位でチャンネル間の時間差を制御することができます。さらに、各チャンネルの入力ゲインは、ボード上のレジスタにあらかじめ設定しておくことが可能です。チャンネル毎に異なる入力ゲイン設定が実現できます。サンプリングクロックの周期で、指定した回数だけ複数のチャンネルの変換を行い、変換した順にボード上のメモリに変換データを変換していきいます。

サンプリングの周期

サンプリングの周期を決定するサンプリングクロックは、内部クロック信号と外部クロック信号の選択が可能です。

・内部クロック信号

ボード上の専用クロックジェネレータを使用します。クロックジェネレータは、25nsec単位の周期(時間)で設定することができます。

- ・外部クロック信号
インターフェイスコネクタCN2から入力したTTLレベルの信号の立ち下がりエッジをサンプリングクロックとして使用します。外部クロック信号は、チャンネルスキャンクロックの周期よりも長い周期の信号を入力してください。
- ・サンプリングクロックエラー
変換中またはスキャン中に次のサンプリングクロックが入力された場合には、サンプリングクロックエラーになります。サンプリングエラーになった場合は、そのとき変換中のチャンネルの変換データの格納が終了すると動作を停止します。このステータスは、ボードの初期化コマンドでリセットされます。

サンプリングの開始の制御

サンプリング開始の制御は、ソフトウェアコマンド、指定したチャンネルのアナログ信号の大きさ、TTLレベルの外部制御信号の選択が可能です。サンプリングの開始と停止の制御は完全に独立しており、それぞれ個別に設定することができます。

- ・ソフトウェアコマンド
設定したサンプリング条件(スキャンクロック、サンプリングクロック、変換するチャンネル)で、動作開始コマンドの出力直後にサンプリングを開始し、変換データをメモリに格納していきます。
- ・指定したチャンネルのアナログ信号の大きさ
設定したサンプリング条件で動作開始コマンド出力直後にサンプリングを開始し、アナログ信号の大きさを検出するチャンネルの変換データとあらかじめ設定した比較レベルを比べていきます。比較レベルは2つのレベルを設定し、比較する変換データが、LEVEL1を通過した後、LEVEL2を超えたときメモリへの格納条件を満足します。比較レベルは変換データのとり得る範囲内で自由に設定でき、ヒステリシスを持ったプラススロープ、マイナススロープが実現できます。また、LEVEL1とLEVEL2を同じ値に設定したときは、デュアルスロープになります。さらに、DCトリガとACトリガの設定が可能です。DCトリガは、変換データをそのまま比較レベルと比べます。ACトリガは、変換データを順次演算しDC成分を除いた値と比較レベルを比べます。比較結果が格納条件を満足した次の変換(スキャン)から、変換データをメモリに格納していきます。
- ・TTLレベルの外部制御信号
動作開始コマンド出力直後に外部制御信号待ちの状態になります。あらかじめ設定したエッジの方向(立ち上がり、立ち下がり)の外部制御信号が入力されると、設定したサンプリング条件でサンプリングを開始し、変換データをメモリに格納していきます。サンプリング動作中に再び外部制御信号が入力されるとスタートトリガエラーステータスがセットされます。このときサンプリング動作は停止しません。このステータスは、サンプリングエラーステータスリセットコマンドでリセットされません。

サンプリングの停止の制御

サンプリング停止の制御は、指定したサンプリング回数の終了、指定したチャンネルのアナログ信号の大きさ、TTLレベルの外部制御信号、ソフトウェアによる強制停止の選択が可能です。サンプリングの開始と停止の制御は完全に独立しており、それぞれ個別に設定することができます。

- ・指定したサンプリング回数の終了
指定したサンプリング回数分の変換データをメモリに格納した後、サンプリングを停止します。
- ・指定したチャンネルのアナログ信号の大きさ
設定したサンプリング回数のサンプリングが終了した時点から、アナログ信号の大きさを検出するチャンネルの変換データとあらかじめ設定した比較レベルとの比較を開始します。比較レベルは2つのレベルを設定し、比較する変換データが、LEVEL1を通過した後、LEVEL2を超えたとき停止条件を満足します。比較レベルは変換データのとり得る範囲内で自由に設定でき、ヒステリシスを持ったプラススロープ、マイナススロープが実現できます。また、LEVEL1とLEVEL2を同じ値に設定したときは、デュアルスロープになります。さらに、DCトリガとACトリガの設定が可能です。DCトリガは、変換データをそのまま比較レベルと比べます。ACトリガは、変換データを順次演算しDC成分を除いた値と比較レベルを比べます。比較結果が停止条件を満足した変換(スキャン)が終了するとサンプリングを停止します。
- ・TTLレベルの外部制御信号
設定したサンプリング回数のサンプリングが終了した時点から、外部制御信号待ちの状態になります。あらかじめ設定したエッジの方向(立ち上がり、立ち下がり)の外部制御信号が入力された時の変換(スキャン)が終了するとサンプリングを停止します。
- ・ソフトウェアによる強制停止コマンド
設定したサンプリング停止条件を無視して、ボードの動作を停止します。サンプリングが行われているときは、コマンド発行時の変換(スキャン)が終了するとサンプリングを停止します。

サンプリングの回数の制御

サンプリングの回数は、トリガディレイ回数、サンプリング回数、遅延サンプリング回数の設定ができます。

- ・トリガディレイ回数
サンプリング開始条件が成立したときからメモリへの変換データの格納を開始するまでのサンプリング回数を制御します。トリガディレイ回数は、サンプリング開始の制御を、指定したチャンネルのアナログ信号の大きさ、もしくはTTLレベルの外部制御信号に設定したときに設定可能です。サンプリングの開始条件が成立した時点から、トリガディレイ回数分の変換データは、メモリに格納されません。トリガディレイ回数のサンプリングを経過した後、メモリへの格納を開始します。

・ サンプリング回数

メモリ内に格納する変換データ数を決定します。サンプリング停止の制御が、指定したサンプリング回数の終了の場合はそのままサンプリング回数を意味します。指定したチャンネルのアナログ信号の大きさ、またはTTLレベルの外部制御信号の場合は最低限変換データを格納する回数を意味します。そのため、この場合のサンプリング停止条件の判断は、設定したサンプリング回数終了後に条件判断が開始されます。

・ 遅延サンプリング回数

サンプリング停止条件が成立した後にサンプリングを行う回数を決定します。ソフトウェアによる強制停止コマンド以外のサンプリング停止条件が成立したときから、遅延サンプリング回数分のサンプリングを行い、変換データをメモリに格納します。遅延サンプリング回数を0回に設定した場合は、サンプリング停止条件が成立した時点でサンプリングを停止します。

リピート回数の制御

リピート回数は、サンプリング開始条件の成立から遅延サンプリングを含むサンプリングの終了までを繰り返す回数を設定します。リピート回数は、サンプリング開始の制御が、指定したチャンネルのアナログ信号の大きさ、TTLレベルの外部制御信号のときに設定可能です。リピート回数は、あらかじめ設定した回数の動作を繰り返したあと動作を停止します。また、リピート回数を無制限に繰り返す設定も可能です。無制限に繰り返す場合は、ソフトウェアによる強制停止コマンドで動作を停止させます。

変換データは、順次メモリに格納されています。

注) サンプリング開始の制御がソフトウェアのときは、サンプリングリピート機能は使用できません。

メモリ形式とメモリの操作

ボード上のメモリは256Kデータ分の容量があり、ソフトウェアでFIFO形式とリング形式の選択が可能です。変換データのメモリへの格納状態はステータスで確認することができます。また、メモリの操作は専用コマンドで制御することができます。

・ FIFO形式

FIFO(First In First Out)形式では、メモリに書き込んだ変換データを古い順に読み出すことができます。読み出す変換データはメモリ内部から順次送り出され、つねにメモリに残っている一番古い変換データを読むことができます。

FIFO形式のメモリの動作に関するステータスには、データレディステータス、ハーフフルステータス、オーバーフローステータスがあります。

メモリ内部にひとつでも変換データが格納されているとき、データレディステータスがセットされます。このステータスは、読み出せる変換データがなくなると、リセットされます。メモリに格納されている変換データが全容量の半分を超えたとき、ハーフフルステータスがセットされます。このステータスは、格納されている変換データが全容量の半分未満になったときリセットされます。メモリの内部にすべて変換データが格納されている状態で、さらに変換データを格納しようとしたとき、オーバーフローステータスがセットされます。オーバー

フローステータスがセットされたとき、サンプリング動作は停止し、このときの変換データと以降の変換データの格納は行われません。このステータスは、バッファメモリリセットコマンドでリセットされます。

FIFO形式のときのメモリ動作に関するコマンドには、バッファメモリリセットコマンドがあります。バッファメモリリセットコマンドは、オーバーフローステータスをリセットし、FIFOメモリを初期化します。

・ リング形式

リング形式では、メモリ内部の格納領域がリング状に構成されています。変換データは順次書き込まれていき、上限を超えて格納するときは前の変換データが格納されている領域に上書きしていきます。変換データを書き込む位置(ライトアドレス)と変換データを読み出す位置(リードアドレス)は任意に設定することができ、指定した位置への格納や、指定した位置からの読み出しを何回でも行うことができます。

リング形式のメモリの動作に関するステータスには、データレディステータス、ハーフフルステータス、オーバーフローステータスがあります。メモリ内部にひとつでも変換データが書き込まれたとき、データレディステータスがセットされます。このステータスは、ライトアドレスを設定すると、リセットされます。変換データの格納アドレスが全容量の半分以上の値に達したとき、またはライトアドレスの値を全容量の半分以上の値に設定したとき、ハーフフルステータスがセットされます。このステータスは、ライトアドレスの値を全容量の半分未満の値に設定したとき、リセットされます。変換データを順次格納していき、ライトアドレスの値が一巡し初期値に戻ったとき、オーバーフローステータスがセットされます。このステータスは、バッファメモリリセットコマンドでリセットされます。オーバーフローステータスがセットされても、サンプリング動作は継続し、以降の変換データは前の変換データの上を上書きされます。リング形式のときのメモリ動作に関するコマンドには、次のコマンドがあります。

バッファメモリリセットコマンドは、各ステータスをリセットし、ライトアドレスとリードアドレスを初期値にします。ライトアドレス、リードアドレスの設定コマンドは、変換データの書き込み位置と読み出し位置を設定します。ライトアドレス、リードアドレスの入力コマンドは、現在のライトアドレス、リードアドレスを入力することができます。トリガドライトアドレスの入力コマンドは、停止条件が成立した時のアドレス(遅延サンプリングの始まる直前のアドレス)を入力することができます。

DMA転送機能

ボード上のメモリに格納された変換データをパソコンのDMA転送機能を利用して、パソコン内部のメモリに転送することができます。使用できるDMAチャンネルは、ch5、ch6、またはch7のうち1点で、ソフトウェアで選択します。また、バンク単位の転送を制御するターミナルカウンタ信号のカウントを搭載しています。

注) DMA転送機能は、ボード上のメモリ形式をFIFO形式に設定した場合のみ使用可能です。

変換データ形式

変換データの形式は、オフセットバイナリ(ストレートバイナリ)か、コンプリメントバイナリの設定がソフトウェアで選択できます。

オフセットバイナリの入力電圧、入力ゲインと変換データの関係は次の式で表されます。

$$\text{Data} = \frac{(\text{Voltage} \times \text{Gain} + \text{Offset}) \times 2^{12}}{\text{Span}}$$

入力レンジと係数

| Input Range | Offset | Span |
|--------------|--------|------|
| -10V to +10V | 1 | 2 |
| 0V to +10V | 0 | 0 |
| | 0 | 1 |
| | | 0 |

コンプリメントバイナリはオフセットバイナリの変換データを16bitの数として扱い、2の補数表現した値になります。

| Input Voltage (+/-10V range) (gain = 1) | 12bit Conversion Data | |
|---|-----------------------|--------------------------|
| | Offset Binary | 2's compliment Binary |
| +9.995V | 0FFF H | 07FF H |
| : | : | : |
| 0.005V | 0801 H | 0001 H |
| 0.000V | 0800 H | 0000 H |
| -0.005V | 07FF H | FFFF H |
| : | : | : |
| -10.000V | 0000 H | F800 H |

オーバーレンジ検出機能

メモリに格納する変換データの値が入力レンジの最大値または最小値である場合に、オーバーレンジステータスがセットされます。このステータスは、サンプリングエラーステータスリセットコマンドでリセットされます。

注) このステータスがセットされても、サンプリングは停止しません。

入力方式設定機能

入力方式とは、入力するアナログ信号の接続方法のことです。入力方式にはシングルエンド入力と差動入力があります。信号源とのグランド間電位差やノイズ成分が無視できる環境ではシングルエンド入力が適しています。また、信号源とのグランド間電位差やノイズ成分が無視できない環境では差動入力が適しています。シングルエンド入力の設定では入力チャンネル数が16チャンネル、差動入力の設定では入力チャンネル数が8チャンネルになります。

入力方式の設定はボード上のジャンパで行います。

同時サンプリング制御機能

別売の同時サンプリングユニットATSS-16を使用して、16チャンネル同時サンプリング機能を実現できます。

絶縁入力

別売の絶縁機能増設用アクセサリ「ATII-8」を使用して、絶縁入力機能を実現できます。

ゲインアンプ増設機能

別売のゲインアンプ増設用アクセサリ「ATLF-8」を使用して、ゲインアンプ増設機能を実現できます。

チャンネル増設機能

別売のチャンネル増設サブボード「ATCH-16(PC)」を使用して、入力チャンネル数を最大32チャンネルまで増やすことができます。

アナログ出力機能

デジタル信号を、分解能に応じたアナログ信号に変換します。変換データを出力後、安定時間(settling time)を経て、所定の出力電圧に到達します。デジタル信号はオフセットバイナリ(ストレートバイナリ)で設定します。出力電圧とデジタルデータの関係式は、次の式で表されません。

$$\text{Voltage} = \frac{\text{Data} \times \text{Span}}{2^1} - \text{Offset}$$

出力レンジと係数

| Output Range | Offset | Span |
|--------------|--------|------|
| -10V to +10V | 1 | 2 |
| -5V to +5V | 0 | 0 |
| 0V to +10V | 5 | 1 |
| | 0 | 0 |
| | | 1 |
| | | 0 |

| Output Voltage (+/-10V range) | 12bit Conversion Data |
|----------------------------------|-----------------------|
| | Offset Binary |
| +9.995V | 0FFF H |
| : | : |
| 0.005V | 0801 H |
| 0.000V | 0800 H |
| -0.005V | 07FF H |
| : | : |
| -10.000V | 0000 H |

デジタル入力機能

TTLレベルのデジタル入力が4点あります。CN2に接続した信号を正論理で入力します。デジタル入力信号は、カウンタの制御信号(ゲート信号、クロック入力信号)、または割り込みトリガ入力として使用することができます。

割り込みトリガ入力の信号は、立ち下がりエッジで割り込み要求が発生します。この入力は、割り込み要求信号を発生させるだけでなく、ステータス(割り込みトリガ入力ステータス、割り込みトリガ入力オーバーランステータス)としても監視することができます。


デジタル出力機能

TTLレベルのデジタル出力が4点あります。CN2から正論理で出力します。

デジタル出力信号のうち1点は、ジャンパでカウンタ出力信号に切り替えることができます。

カウンタ機能

ボードには独立したi8254相当のカウンタが搭載してあります。カウンタの動作は、i8254の動作モードを設定することでプログラブルワンショットや、レートジェネレータとして、動作させることができます。



- 注1) カウンタの制御を行う外部信号には、TTLレベルの信号を使用してください。
 注2) i8254の動作モードの詳細は、i8254相当品のデータシートを参照してください。

割り込み機能

このボードは、パソコンのハードウェア割り込み機能を利用することができます。パソコンの割り込み要求レベルのうち、IRQ5, IRQ7, IRQ9, IRQ10, IRQ11, IRQ12, IRQ15の中から1点をソフトウェアで選択します。パソコンに対して割り込み要求信号を発生させる要因には、次のものがあります。

| 割り込み要因 | 説明 |
|------------------|-----------------------------------|
| ボード動作終了 | リピート動作を含むすべての動作の停止時 |
| バッファメモリデータレディ | バッファメモリデータレディステータスのセット時 |
| バッファメモリハーフフル | バッファメモリハーフフルステータスのセット時 |
| バッファメモリオーバーフロー | バッファメモリオーバーフローステータスのセット時 |
| サンプリング終了 | サンプリング終了ステータスのセット時 |
| オーバーレンジエラー | オーバーレンジエラーステータスのセット時 |
| スタートトリガエラー | スタートトリガエラーステータスのセット時 |
| サンプリングクロックエラー | サンプリングクロックエラーステータスのセット時 |
| サンプリング開始条件成立 | 外部開始信号の入力時、または比較開始条件成立時 |
| サンプリング停止条件成立 | 外部停止信号の入力時、または比較停止条件成立時 |
| チャンネルスキャン終了 | チャンネルスキャン終了時(マルチチャンネルのみ) |
| DMA転送ターミナルカウント信号 | DMA転送時のターミナルカウント信号入力時 |
| i8254カウントアップ | i8254カウントアップ時 |
| i8254カウントオーバーラン | i8254カウントアップステータスが[1]のときのカウントアップ時 |
| 割り込みトリガ入力 | 割り込みトリガ入力時(立ち下がりがエッジ) |
| 割り込みトリガ入力オーバーラン | 割り込みトリガ入力ステータスが[1]のときのトリガ入力時 |


これらの割り込み要因は複数の要因を設定することができます。

割り込み要求条件の成立した要因は、ボード上の割り込み要因レジスタに記憶され、同時にパソコンに対して、割り込み要求信号を発生させます。このレジスタの内容は、専用コマンドで入力またはリセットすることができます。設定した割り込み要因のうち、複数の要因が割り込み要因レジスタにセットされている場合、ハンドラ内でこのレジスタの内容を入力し、対応する処理を行うことができます。また、割り込み要因レジスタに記憶されている要因のひとつをリセットしたときに、ほかの割り込み要因に対応した割り込み要求として、パソコンに割り込み要求信号が出力されます。この機能により、割り込み要求を取りこぼすことなく、すべての要因に対して割り込み要求を発生させることができます。

インターフェイスコネクタ

ボード上のインターフェイスコネクタを用いて、外部機器との接続を行います。インターフェイスコネクタは、アナログ入出力用(CN1:D-SUB 37pin Female)と、デジタル入出力やカウンタ制御などの制御信号用(CN2:16pin Pin-header)の2つがあります。


CN1の信号配置



- ・ 使用コネクタ :D-SUB 37ピン (雌)
スクリューロック #4-40UNC
- ・ 適合コネクタ例 :17JE-23370-02(D8C) (DDK)

注) 各出力、電源出力は、アナロググランドやデジタルグランドと短絡しないでください。また、出力と出力を接続しないでください。故障の原因になります。

CN2の信号設定




- ・ 適合コネクタ例 :PS-16SEN-D4P1-1C (JAE)
- ・ 使用コネクタ :16ピン Pin-header

注) 各出力、電源出力は、アナロググランドやデジタルグランドと短絡しないでください。また、出力と出力を接続しないでください。故障の原因になります。

I/Oアドレスの設定

先頭I/Oアドレスは、ボード上のディップスイッチ(SW1,SW2)で設定します。SW1とSW2の各ビットはI/Oアドレスの上位12ビット(A15からA4)に対応しています。

SW1とSW2の各ビットのON、OFFは先頭I/OアドレスW P 2進数に変換した値を示し、ONが「1」に対応し、OFFが「0」に対応します。




図では先頭I/Oアドレスが0300Hに設定されており、0300H~030FHのI/Oアドレスがこのボードによって占有されます。

アナログ入力の設定

アナログ入力の設定には、入力方式と入力レンジの設定があります。


入力方式の設定

入力方式とは、入力するアナログ信号の接続方法のことです。入力方式にはシングルエンド入力と差動入力があります。JP4、JP5、JP6によって、入力方式を設定してください。




入力レンジの設定

入力レンジとは、入力するアナログ信号の電圧範囲です。設定したレンジ範囲の電圧を、分解能に応じたデジタル信号に変換します。入力レンジは、すべての入力チャンネルに対して同じになります。チャンネルごとに個別の入力レンジを設定することはできません。



アナログ出力の設定

アナログ出力の設定には、出力レンジの設定があります。設定したレンジ範囲のデジタル信号を、分解能に応じた電圧に変換します。




カウンタ・デジタル入出力の設定

ボードにはi8254相当品が搭載してあります。i8254相当品は内部には3つの16bitカウンタがあり、これらのカウンタの制御信号(カウンタ出力信号、ゲート信号、クロック入力信号)の接続が設定ができます。

カウンタの制御信号とデジタル入出力の信号は、共用部分があります。これらの共用部分もあわせて設定を行います。


CN2[B2]に接続する信号の設定



COUNTER1,COUNTER2のゲートに接続する信号の設定



COUNTER1のクロックに接続する信号の設定




注1)カウンタの制御を行う外部信号には、TTLレベルの信号を使用してください。

注2)CNTCLK、CNTGATEはそれぞれD12、D11と共通信号です。

注3)CNTOUTとD03は、JP1で選択した一方のみCN2から出力されます。

回路ブロック図




アナログ入力信号の接続


アナログ信号の入力形式にはシングルエンド入力と差動入力があり、それぞれ信号との接続方法が異なります。ここでは、フラットケーブルまたはシールドケーブルを使って接続する場合の例を示します。

シングルエンド入力の接続例

別売のフラットケーブル(PCA37P)などのケーブルを使用したときの接続例です。CN1の各アナログ入力チャンネルに対して、信号源とグラウンドを1対1に接続します。



別売の同軸ケーブル(PCC16PS)などのシールドケーブルを使用した接続例です。信号源とボードの距離が長い場合や、耐ノイズ性を大きくしたいときに使用してください。CN1の各アナログ入力チャンネルに対して、芯線を信号線に、シールド編組をグラウンドに接続します。




注1) ボードと信号源がノイズの影響を受ける場合や、ボードと信号源との距離が長い場合は、接続方法によっては正確なデータが入力できないことがあります。

注2) 入力するアナログ信号は、ボードのアナロググラウンドを基準にして、最大入力電圧を超えてはいけません。超えた場合、ボードが破損することがあります。


注3) 入力端子が未接続のときの変換データは不定です。信号源に接続しないチャンネルの入力端子は、アナロググラウンドと短絡してください。

差動入力接続例

別売のフラットケーブル(PCA37P)などのケーブルを使用したときの接続例です。CN1の各アナログ入力チャンネルの[+]入力を信号に接続し、[-]入力を信号源のグラウンドを接続します。さらに、ボードのアナロググラウンドと信号源のグラウンドを接続します。



別売の2芯シールドケーブル(PCD8PS)などのシールドケーブルを使用した接続例です。信号源とボードの距離が長い場合や、耐ノイズ性を大きくしたいときに使用してください。CN1の各アナログ入力チャンネルの[+]入力を信号に接続し、[-]入力を信号源のグラウンドを接続します。さらに、ボードのアナロググラウンドと信号源のグラウンドをシールド編組で接続します。



注1) アナロググラウンドが接続されていないときは、変換データは不定になります。

注2) ボードと信号源がノイズの影響を受ける場合や、ボードと信号源との距離が長い場合は、接続方法によっては正確なデータが入力できないことがあります。

注3) [+]入力、[-]入力に入力するアナログ信号は、ボードのアナロググラウンドを基準にして、最大入力電圧を超えてはいけません。超えた場合、破損することがあります。


注4) [+]入力、[-]入力のいずれかの端子が未接続のときの変換データは不定です。信号源に接続しないチャンネルの[+]入力、[-]入力の端子は、両方ともアナロググラウンドと短絡してください。

アナログ出力信号の接続


アナログ出力信号を、フラットケーブルまたはシールドケーブルを使って接続する場合の例を示します。

別売のフラットケーブル(PCA37P)などのケーブルを使用したときの接続例です。

CN1のアナログ出力に対して、信号源とグラウンドを接続します。



シールドケーブルを使用した接続例です。信号源とボードの距離が長い場合や、耐ノイズ性を大きくしたいときに使用してください。CN1のアナログ出力に対して、芯線を信号線に、シールド編組をグラウンドに接続します。



注1) ボードとターゲットがノイズの影響を受ける場合や、ボードとターゲットの距離が長い場合は、接続方法によっては、正確なデータが出力できないことがあります。

注2) アナログ出力の、最大出力電流量は $\pm 5\text{mA}$ です。接続対象の仕様を確認の上、ボードと接続してください。


注3) アナログ出力は、アナロググラウンドやデジタルグラウンドと短絡しないでください。故障の原因になります。

デジタル入出力信号、制御信号の接続

デジタル入出力信号や各制御信号を、フラットケーブルを使って接続する場合の例を示します。

別売のフラットケーブル(DT/E1)や、ブラケット付き15pin D-SUBコネクタ(DT/E2)などを使って、CN2と外部機器と接続します。

これらのデジタル入出力信号、制御信号はすべてTTLレベルの信号です。



注) 各出力は、アナロググランドやデジタルグランドと短絡しないでください。故障の原因になります。


使用例

このボードの使用例として、別売のSUPPORT-PAC(PC)306を利用してA/D変換を行うプログラムを以下に示します。記述言語はMicrosoftCです。内部クロックを利用し、160 μ sec周期のサンプリングを行います。入力チャンネルはCH0 ~ CH15で、それぞれ10回サンプリングします。変換データは配列変数に格納します。


設定条件

- ・ I/Oアドレス : 0300H
- ・ 入力方式 : シングルエンド入力
- ・ 入力レンジ : バイポーラ -10 ~ +10V

接続例



フローチャート



プログラムリスト

```

#include <stdio.h>
#include "h306.h"

#define ADR          0x300          /* I/O address */
#define SMP          10            /* number of samplings */
#define GAIN         0            /* input gain */
#define CHL          16            /* number of channels */

int buf[SMP][CHL];                /* buffer for converted data */

void main(void)
{
    unsigned char    i, j;
    unsigned int     sts;          /* sampling status */
    unsigned char    errflg = 0;  /* sampling error flag */

    /*--- Display title ---*/
    printf("<< sample program of analog input >>¥n¥n");

    /*--- Set AI condition ---*/
    InitBoard(ADR);                /* initialize */
    SetAIFunction(ADR, 0x0080);    /* set function */
    for (i = 0; i < CHL; i++) {
        SetAIGain(ADR, i, GAIN);  /* set input gain */
        SetAIChannel(ADR, i, i);  /* set input channel */
    }
    SetAIScanClk(ADR, 10000UL);    /* set sacn clock */
    SetAISmpClk(ADR, 160000e0);   /* set sampling clock */
    SetAISmpNum(ADR, OUL, AMP, OUL); /* set number of sampling */

    /*--- Start AI ---*/
    StartAI(ADR, CHL - 1);        /* start sampling */
    do {
        GetStatus(ADR, &sts);     /* get sampling atatus */
    } while(sts & 0x0001);        /* test busy status */
    if (sts & 0x0080) errflg = 1; /* test sampling error */

    /*--- Get converted data ---*/
    GetAIArray(ADR, buf[0], AMP*CHL); /* get converted data */

    /*--- Display data ---*/
    if (errflg) {
        printf("sampling error !!¥n"); /* display error message */
    } else {
        for (i = 0; i < CHL; i++) { /* display converted data */
            printf("%2dch :", i);
            for (j = 0; j < SMP; j++)
                printf(" %04xh ", buf[j][i]);
            printf("¥n");
        }
    }
}

```

